Projekte

Die Zuverlässigkeit von Leistungsbauelementen mit SMD oder Bare-Chip-Leistungsbauelementen wird neben Drahtbonds in erster Linie vom Ausfallverhalten der Lötstellen bestimmt. In der Leistungselektronik werden zukünftig verschärfte Zuverlässigkeitsanforderungen gestellt, da die Mechatronik-Integration erhöhte Belastungen durch Temperatur (bis 150°C) und Vibrationen bedingt. In diesem Vorhaben werden Methoden für die Prognose der Lebensdauer von Lotverbindungen mit bleifreien Lotlegierungen für Applikationen im Bereich Leistungselektronik entwickelt. In dem Vorhaben werden insbesondere: • die Montage von Leistungsbauelementen auf Leiterplatten • die Attachment von Leistungs-Chip auf Bare-Chip Substraten mit bleifreien Lotlegierungen untersucht.